LVDS技術(shù)： 低電壓差分訊號(hào)(LVDS)在對(duì)訊號(hào)完整性、低抖動(dòng)及共模特性要求較高的系統(tǒng)中得到了廣泛的應(yīng)用。本文針對(duì)LVDS與其他幾種介面標(biāo)準(zhǔn)之間的連接，對(duì)幾種典型的LVDS介面電路進(jìn)行了討論
上傳時(shí)間： 2014-01-13
上傳用戶：stvnash
當(dāng)你認(rèn)為你已經(jīng)掌握了PCB 走線的特征阻抗Z0，緊接著一份數(shù)據(jù)手冊(cè)告訴你去設(shè)計(jì)一個(gè)特定的差分阻抗。令事情變得更困難的是，它說(shuō)：“……因?yàn)閮筛呔€之間的耦合可以降低有效阻抗，使用50Ω的設(shè)計(jì)規(guī)則來(lái)得到一個(gè)大約80Ω的差分阻抗！”這的確讓人感到困惑！這篇文章向你展示什么是差分阻抗。除此之外，還討論了為什么是這樣，并且向你展示如何正確地計(jì)算它。 單線：圖1(a)演示了一個(gè)典型的單根走線。其特征阻抗是Z0，其上流經(jīng)的電流為i。沿線任意一點(diǎn)的電壓為V=Z0*i（ 根據(jù)歐姆定律）。一般情況，線對(duì)：圖1(b)演示了一對(duì)走線。線1 具有特征阻抗Z11，與上文中Z0 一致，電流i1。線2具有類似的定義。當(dāng)我們將線2 向線1 靠近時(shí)，線2 上的電流開(kāi)始以比例常數(shù)k 耦合到線1 上。類似地，線1 的電流i1 開(kāi)始以同樣的比例常數(shù)耦合到線2 上。每根走線上任意一點(diǎn)的電壓，還是根據(jù)歐姆定律，
標(biāo)簽： 差分阻抗
上傳時(shí)間： 2013-10-20
上傳用戶：lwwhust
當(dāng)你認(rèn)為你已經(jīng)掌握了PCB 走線的特征阻抗Z0，緊接著一份數(shù)據(jù)手冊(cè)告訴你去設(shè)計(jì)一個(gè)特定的差分阻抗。令事情變得更困難的是，它說(shuō)：“……因?yàn)閮筛呔€之間的耦合可以降低有效阻抗，使用50Ω的設(shè)計(jì)規(guī)則來(lái)得到一個(gè)大約80Ω的差分阻抗！”這的確讓人感到困惑！這篇文章向你展示什么是差分阻抗。除此之外，還討論了為什么是這樣，并且向你展示如何正確地計(jì)算它。 單線：圖1(a)演示了一個(gè)典型的單根走線。其特征阻抗是Z0，其上流經(jīng)的電流為i。沿線任意一點(diǎn)的電壓為V=Z0*i（ 根據(jù)歐姆定律）。一般情況，線對(duì)：圖1(b)演示了一對(duì)走線。線1 具有特征阻抗Z11，與上文中Z0 一致，電流i1。線2具有類似的定義。當(dāng)我們將線2 向線1 靠近時(shí)，線2 上的電流開(kāi)始以比例常數(shù)k 耦合到線1 上。類似地，線1 的電流i1 開(kāi)始以同樣的比例常數(shù)耦合到線2 上。每根走線上任意一點(diǎn)的電壓，還是根據(jù)歐姆定律，
標(biāo)簽： 差分阻抗
上傳時(shí)間： 2013-11-10
上傳用戶：KSLYZ
一個(gè)可以計(jì)算分壓電路的源碼。 可透過(guò)輸出與輸入電壓，計(jì)算電阻的大小；或透過(guò)輸入電壓與電阻，計(jì)算最後輸出之電壓
標(biāo)簽： 分
上傳時(shí)間： 2014-12-09
上傳用戶：hoperingcong
項(xiàng)目的研究?jī)?nèi)容是對(duì)硅微諧振式加速度計(jì)的數(shù)據(jù)采集電路開(kāi)展研究工作。硅微諧振式加速度計(jì)敏感結(jié)構(gòu)輸出的是兩路差分的頻率信號(hào)，因此硅微諧振式加速度計(jì)數(shù)據(jù)采集電路完成的主要任務(wù)是測(cè)出兩路頻率信號(hào)的差值。測(cè)量要求是：實(shí)現(xiàn)10ms內(nèi)對(duì)中心諧振頻率為20kHz、標(biāo)度因數(shù)為100Hz/g、量程為±50g、分辨率為1mg的硅微諧振式加速度計(jì)輸出的頻率信號(hào)的測(cè)量，等效測(cè)量誤差為±1mg。電路的控制核心為單片機(jī)，具有串行接口以便將測(cè)量結(jié)果傳送給PC機(jī)從而分析、保存測(cè)量結(jié)果。 按研究?jī)?nèi)容設(shè)計(jì)了軟硬件。軟件采用多周期同步法實(shí)現(xiàn)高精度，快速度的頻率測(cè)量方案，并使用CPLD編程實(shí)現(xiàn)，這也是最難的地方。硬件采用現(xiàn)在流行的3.3V供電系統(tǒng)，選用EPM240T100C5N和較為實(shí)用的AVR單片機(jī)芯片Atmega64L，對(duì)應(yīng)3.3V供電系統(tǒng)，串行接口使用MAX3232。 最后完成了PCB板的制作，經(jīng)反復(fù)調(diào)試后得到了非常好的效果。采集的數(shù)據(jù)滿足項(xiàng)目研究?jī)?nèi)容中的要求，當(dāng)提高有源晶振的頻率時(shí)，精度有大大提高了，此時(shí)已遠(yuǎn)遠(yuǎn)滿足了項(xiàng)目中高精度，快速度測(cè)量的要求。另外，采用MFC編程編寫了上位機(jī)的數(shù)據(jù)接收和數(shù)據(jù)處理專用軟件，集數(shù)據(jù)采集，運(yùn)算，作圖，保存功能于一體。 此為CPLD語(yǔ)言部分
標(biāo)簽： 硅微 加速度計(jì) 諧振式 項(xiàng)目
上傳時(shí)間： 2013-12-09
上傳用戶：奇奇奔奔
項(xiàng)目的研究?jī)?nèi)容是對(duì)硅微諧振式加速度計(jì)的數(shù)據(jù)采集電路開(kāi)展研究工作。硅微諧振式加速度計(jì)敏感結(jié)構(gòu)輸出的是兩路差分的頻率信號(hào)，因此硅微諧振式加速度計(jì)數(shù)據(jù)采集電路完成的主要任務(wù)是測(cè)出兩路頻率信號(hào)的差值。測(cè)量要求是：實(shí)現(xiàn)10ms內(nèi)對(duì)中心諧振頻率為20kHz、標(biāo)度因數(shù)為100Hz/g、量程為±50g、分辨率為1mg的硅微諧振式加速度計(jì)輸出的頻率信號(hào)的測(cè)量，等效測(cè)量誤差為±1mg。電路的控制核心為單片機(jī)，具有串行接口以便將測(cè)量結(jié)果傳送給PC機(jī)從而分析、保存測(cè)量結(jié)果。 按研究?jī)?nèi)容設(shè)計(jì)了軟硬件。軟件采用多周期同步法實(shí)現(xiàn)高精度，快速度的頻率測(cè)量方案，并使用CPLD編程實(shí)現(xiàn)，這也是最難的地方。硬件采用現(xiàn)在流行的3.3V供電系統(tǒng)，選用EPM240T100C5N和較為實(shí)用的AVR單片機(jī)芯片Atmega64L，對(duì)應(yīng)3.3V供電系統(tǒng)，串行接口使用MAX3232。 最后完成了PCB板的制作，經(jīng)反復(fù)調(diào)試后得到了非常好的效果。采集的數(shù)據(jù)滿足項(xiàng)目研究?jī)?nèi)容中的要求，當(dāng)提高有源晶振的頻率時(shí)，精度有大大提高了，此時(shí)已遠(yuǎn)遠(yuǎn)滿足了項(xiàng)目中高精度，快速度測(cè)量的要求。另外，采用MFC編程編寫了上位機(jī)的數(shù)據(jù)接收和數(shù)據(jù)處理專用軟件，集數(shù)據(jù)采集，運(yùn)算，作圖，保存功能于一體。 此為上位機(jī)程序部分
標(biāo)簽： 硅微 加速度計(jì) 諧振式 項(xiàng)目
上傳時(shí)間： 2017-02-13
上傳用戶：大三三
LabVIEW四路差分AD模擬電壓采集程序，適合初學(xué)者參考學(xué)習(xí)
標(biāo)簽： LabVIEW 差分 模擬電壓 采集 程序
上傳時(shí)間： 2019-05-30
上傳用戶：zqyk8k8
該文檔為電路與模擬電子技術(shù)-功率放大電路及差分放大電路實(shí)驗(yàn)報(bào)告概述文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
上傳時(shí)間： 2021-12-26
上傳用戶：zhanglei193
LabVIEW四路差分AD模擬電壓采集程序，以下是軟件截圖
上傳時(shí)間： 2022-07-20
上傳用戶：
將AD7708配置成5個(gè)差分通道，用前5個(gè)通道，測(cè)量五路電壓-20~100度，并在LED上顯示
上傳時(shí)間： 2013-12-03
上傳用戶：ruixue198909
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
